Appl. No. 10/617,874 Doc. Ref.: **BD4** 

Also published as:

US5793066 (A1) GB2305777 (A)

FR2739224 (A1)

DE19638381 (A1)

# BASE-RESISTANCE CONTROL THYRISTOR STRUCTURE HAVING HIGH-DENSITY LAYOUT FOR INCREASED CURRENT CAPACITY

Patent number:

JP9116134

**Publication date:** 

1997-05-02

Inventor:

AJIT JANARDHANAN S

Applicant:

INTERNATL RECTIFIER CORP

Classification:

- international:

H01L29/74

- european:

Application number:


JP19960254683 19960926

Priority number(s):

#### Abstract of JP9116134

PROBLEM TO BE SOLVED: To provide a device, which has high maximum control current-density, a low latch current and excellent process controllability and is manufactured easily.

SOLUTION: The resistance of the base region of an N-P-N transistor having a MOS channel having high density and thyristor structure is deformed in the thyristor structure. Higher MOS-channel density is attained by directly connecting an N<++> emitter and a P<+> cell to a cathode electrode 28. When an N<++> cell and the P<+> cell are connected to a certain constant region under a MOS gate by a P<-> region 42 and positive bias is applied to the MOS gate, higher base resistance is obtained, thus easily latching a thyristor. MOS-gate control base resistance applied between the cells has no effect on the latch-up capacity of a P base cell, and a smaller dimensional design for a high maximum control current is permitted. It is preferable that the device is manufactured by a cell-shaped layout having check board structure.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

#### (19) 日本国特許庁 (JP)

## (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平9-116134

(43)公開日 平成9年(1997)5月2日

(51) Int.Cl.<sup>6</sup> H01L 29/74 識別記号 庁内整理番号 FΙ

技術表示箇所

H01L 29/74

N

D

#### 審査請求 未請求 請求項の数28 OL (全 11 頁)

(21)出願番号

特願平8-254683

(22)出願日

平成8年(1996)9月26日

(31)優先権主張番号 08/533768

(32)優先日

1995年9月26日

(33)優先権主張国

米国(US)

(71)出願人 591074389

インターナショナル・レクチファイヤー・

コーポレーション

INTERNATIONAL RECTI FIER CORPORATION アメリカ合衆国90245カリフォルニア州

エル・セグンド、カンザス・ストリート

(72) 発明者 ジャナルドハナン・エス・アジット

アメリカ合衆国90245カリフォルニア州サ ニーペイル、ノース・メアリー・アペニュ

ー・ナンパー112-199、415番


(74)代理人 弁理士 青山 葆 (外2名)


### (54) [発明の名称] 増加した電流容量のための高密度レイアウトを備えたペース抵抗制御サイリスタ構造

#### (57)【要約】

【課題】 高い最大制御電流密度、低いラッチ電流、良 好なプロセス制御性を有し、製造が容易なデバイスを提 供する。

【解決手段】 高密度のMOSチャネルを有し、サイリ スタ構造のNPNトランジスタのベース領域の抵抗を変 形したものである。より高いMOSチャネル密度は、N \*\*エミッタおよびP\*セルをカソード電極に直接接続す ることによって達成される。N''セルおよびP'セル は、Pf領域によりMOSゲートの下のある一定の領域 に接続され、正パイアスがMOSゲートに印加された場 合に、より高いベース抵抗となり、これによりサイリス タのラッチングを容易にする。セル間に加えられたMO Sゲート制御ベース抵抗は、Pベースセルのラッチアッ 、 プ能力に影響することなく、高い最大制御電流のための より小さな寸法設計を許容する。本デバイスは、チェッ カーボード構造のセル状レイアウトであることが好まし





#### 【特許請求の範囲】

【請求項1】 シリコンチップを含む絶縁ゲートサイリスタであって、上記シリコンチップが、

P\*濃度のボトム層と、

上記ボトム層上に配置されたN濃度層と、

上記N'層上に配置されたN'層と、

上記N<sup>-</sup>層の表面区域上に対称的に分配され、間隔をおいた複数のN<sup>+</sup>・セルとを有し、該N<sup>+</sup>・セルが、夫々のチャネルを形成するためにP型のセル状ベース領域内に、その端部から間隔をおいて配置されたN<sup>+</sup>・エミッタ領域 10を夫々含み、

更に、上記N-表面区域上に対称的に分配され、間隔を おいて配置された複数のP\*セルと、

隣接するN・・セルおよびP・セルの間に延びる複数のP-拡散層とを有することを特徴とする絶縁ゲートサイリス

【請求項2】 上記N\*\*セルが、上記P\*セルとともに チェッカーボード状に分散され、これにより上記N\*\*セルの各々が、上記P\*セル部分により囲まれ、そこに上記P\*拡散層部分により接続されることを特徴とする請求項1に記載の絶縁ゲートサイリスタ。

【請求項3】 更に、上記N\*\*セルのチャネル上に、かつ上記隣接したN\*\*セルおよびP\*セルの間に配置されたゲート手段を含むことを特徴とする請求項2に記載の絶縁ゲートサイリスタ。

【請求項4】 更に、上記P・セルおよび上記N・・エミッタ領域に接続されたカソードコンタクトを含むことを特徴とする請求項3に記載の絶縁ゲートサイリスタ。

【請求項5】 更に、上記ボトムP\*\*層に接続されたアノードコンタクトを含むことを特徴とする請求項4に記 30載の絶縁ゲートサイリスタ。

【請求項6】 上記カソードコンタクトが、上記P\*セルおよび上記N\*\*エミッタ領域の隣接した部分の第1のグループに接続され、更に、上記P\*セルおよび上記N\*\*エミッタ領域の隣接した部分の第2のグループに接続されたアノードコンタクトを含み、上記アノードコンタクトが上記カソードコンタクトに対して横並びの関係で上記チップ上に配置され、隣接したP\*セルおよびN\*\*エミッタ領域の第1および第2のグループの夫々が、分割した夫々の上記ゲート手段部分を有し、隣接したP\*セルおよびN\*\*エミッタ領域の上記第1のグループの上記ゲート手段を、隣接したP\*セルおよびN\*\*エミッタ領域の上記第2のグループの上記ゲート手段と逆位相の関係で作動させることを特徴とする請求項4に記載の絶縁ゲートサイリスタ。

【請求項7】 更に、上記チップの外方周辺に配置された複数の隣接したP\*セルを含むことを特徴とする請求項2 に記載の絶縁ゲートサイリスタ。

【請求項8】 シリコンチップを含む絶縁ゲートサイリスタであって、上記シリコンチップが、

P\*濃度のボトム層と、

上記ボトム層上に配置されたN濃度層と、

上記N・層上に配置されたN-層と、

上記N-層の表面区域上に対称的に分配され、間隔をおいた複数のN\*\*セルとを有し、該N\*\*セルが、デバイスの選択された区域に、夫々のチャネルを形成するために P型のセル状ベース領域内に、その端部から間隔をおいて配置されたN\*\*エミッタ領域を夫々含み、

2

更に、上記N<sup>-</sup>表面区域上に対称的に分配され、間隔を おいて配置された複数のP<sup>-</sup>セルと、

隣接するN・・セルおよびP・セルの間に延びる複数のP-拡散層とを有することを特徴とする絶縁ゲートサイリス タ。

【請求項9】 上記N\*\*セルが、上記P\*セルとともに チェッカーボード状に分散され、これにより上記N\*\*セルの各々が、上記P\*セル部分により囲まれ、そこに上記P\*拡散層部分により接続されることを特徴とする請求項8に記載の絶縁ゲートサイリスタ。

【請求項10】 更に、上記N\*\*セルのチャネル上に、 20 かつ上記隣接したN\*\*セルおよびP\*セルの間に配置されたゲート手段を含むことを特徴とする請求項9に記載の絶縁ゲートサイリスタ。

【請求項11】 更に、上記P\*セルおよび上記N\*\*エミッタ領域に接続されたカソードコンタクトを含むことを特徴とする請求項10に記載の絶縁ゲートサイリスタ。

【請求項12】 更に、上記ボトムP\*\*層に接続されたアノードコンタクトを含むことを特徴とする請求項11 に記載の絶縁ゲートサイリスタ。

30 【請求項13】 上記カソードコンタクトが、上記P・セルおよび上記N\*\*エミッタ領域の隣接した部分の第1のグルーブに接続され、更に、上記P・セルおよび上記N\*\*エミッタ領域の隣接した部分の第2のグルーブに接続されたアノードコンタクトを含み、上記アノードコンタクトが上記カソードコンタクトに対して横並びの関係で上記チップ上に配置され、隣接したP・セルおよびN\*\*エミッタ領域の第1および第2のグルーブの夫々が、分割した夫々の上記ゲート手段部分を有し、隣接したP\*セルおよびN\*\*エミッタ領域の上記第1のグルーブの40 上記ゲート手段を、隣接したP\*セルおよびN\*\*エミッタ領域の上記第2のグルーブの上記ゲート手段と逆位相の関係で作動させることを特徴とする請求項11に記載の絶縁ゲートサイリスタ。

【請求項14】 更に、上記チップの外方周辺に配置された複数の隣接したP・セルを含むことを特徴とする請求項9に記載の絶縁ゲートサイリスタ。

【請求項15】 シリコンチップを含む絶縁ゲートサイリスタであって、上記シリコンチップが、P・濃度のボトム層と、

50 上記ポトム層上に配置されたN濃度層と、

10

上記N'層上に配置されたN'層と、

上記N・層の表面区域上に対称的に分配され、間隔をおいた複数のサイリスタを有し、該サイリスタセルが、P型のセル状ベース領域内に、その端部から間隔をおいて配置されたN\*\*エミッタ領域を夫々含み、更に、上記サイリスタセルが、1の端部でコンタクトブラグによりP型ベースに短絡し、夫々のチャネルを形成するためにP型ベースの端部から間隔をおいて配置されたN\*\*ソース領域を含み、

更に、上記N<sup>-</sup>層の表面区域上に対称的に分配され、間隔をおいた複数のP<sup>・</sup>セルとを有することを特徴とする 絶縁ゲートサイリスタ。

【請求項16】 上記サイリスタセルが、上記P\*セルとともにチェッカーボード状に分散され、これにより上記サイリスタセルの各々が、上記P\*セル部分により囲まれることを特徴とする請求項15に記載の絶縁ゲートサイリスタ。

【請求項17】 更に、上記サイリスタセルのチャネル上に、かつ上記隣接したサイリスタセルおよびP・セルの間に配置されたゲート手段を含むことを特徴とする請 20 求項16に記載の絶縁ゲートサイリスタ。

【請求項18】 更に、上記P\*セルおよび上記N\*\*エミッタ領域に接続されたカソードコンタクトを含むことを特徴とする請求項17に記載の絶縁ゲートサイリスタ

【請求項19】 更に、上記ボトムP・・層に接続されたアノードコンタクトを含むことを特徴とする請求項18 に記載の絶縁ゲートサイリスタ。

【請求項20】 上記カソードコンタクトが、上記P・セルおよび上記N・・・エミッタ領域の隣接した部分の第1 30のグループに接続され、更に、上記P・セルおよび上記N・・エミッタ領域の隣接した部分の第2のグループに接続されたアノードコンタクトを含み、上記アノードコンタクトが上記カソードコンタクトに対して横並びの関係で上記チップ上に配置され、隣接したP・セルおよびN・・・エミッタ領域の第1および第2のグループの夫々が、分割した夫々の上記ゲート手段部分を有し、隣接したP・セルおよびN・・・エミッタ領域の上記第1のグループの上記ゲート手段を、隣接したP・セルおよびN・・・エミッタ領域の上記第2のグループの上記ゲート手段と逆位相 40の関係で作動させることを特徴とする請求項18に記載の絶縁ゲートサイリスタ。

【請求項21】 更に、上記チップの外方周辺に配置された複数の隣接したP'セルを含むことを特徴とする請求項16に記載の絶縁ゲートサイリスタ。

【請求項22】 シリコンチップを含む絶縁ゲートサイリスタであって、上記シリコンチップが、P\* 濃度のボトム層と、

上記ボトム層上に配置されたN濃度層と、 上記N・層上に配置されたN-層と、 上記N<sup>-</sup>層の表面区域上に対称的に分配され、間隔をおいた複数のサイリスタとを有し、該サイリスタセルが、 P型のセル状ベース領域内に含まれ、その端部から間隔 をおいて配置されたN<sup>++</sup>エミッタ領域を夫々含み、

更に、上記N<sup>-</sup>層の表面区域上に対称的に分配され、間隔をおいた複数のP<sup>+</sup>セルとを有し、該P<sup>+</sup>セルが、夫々のチャネルを形成するためにP型ベースの端部から間隔をおいて配置されたN<sup>++</sup>ソース領域を含み、

更に、上記N・・ソース領域が、浮遊電位の金属ストラップにより、上記P型のベース領域に接続されることを特徴とする絶縁ゲートサイリスタ。

【請求項23】 上記サイリスタセルが、上記P\*セルとともにチェッカーボード状に分散され、これにより上記サイリスタセルの各々が上記P\*セル部分により囲まれることを特徴とする請求項22に記載の絶縁ゲートサイリスタ。

【請求項24】 更に、上記N\*\*セルのチャネル上に、かつ上記隣接したN\*\*セルおよびP\*セルの間に配置されたゲート手段を含むことを特徴とする請求項23に記載の絶縁ゲートサイリスタ。

【請求項25】 更に、上記P\*セルおよび上記N\*\*エミッタ領域に接続されたカソードコンタクトを含むことを特徴とする請求項24に記載の絶縁ゲートサイリスタ。

【請求項26】 更に、上記ボトムP\*\*層に接続されたアノードコンタクトを含むことを特徴とする請求項25 に記載の絶縁ゲートサイリスタ。

【請求項27】 上記カソードコンタクトが、上記P\*セルおよび上記N\*\*エミッタ領域の隣接した部分の第1のグループに接続され、更に、上記P\*セルおよび上記N\*\*エミッタ領域の隣接した部分の第2のグループに接続されたアノードコンタクトを含み、上記アノードコンタクトが上記カソードコンタクトに対して横並びの関係で上記チップ上に配置され、隣接したP\*セルおよびN\*\*エミッタ領域の第1および第2のグループの夫々が、分割した夫々の上記ゲート手段部分を有し、隣接したP\*セルおよびN\*\*エミッタ領域の上記第1のグループの上記ゲート手段を、隣接したP\*セルおよびN\*\*エミッタ領域の上記第2のグループの上記ゲート手段と逆位相の関係で作動させることを特徴とする請求項18に記載の絶縁ゲートサイリスタ。

【請求項28】 更に、上記チップの外方周辺に配置された複数の隣接したP'セルを含むことを特徴とする請求項23に記載の絶縁ゲートサイリスタ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、絶縁ゲートサイリスタに関し、特に、増加された電流容量のための高密度レイアウトを備えたベース抵抗制御絶縁ゲートサイリスなに関する

50 タに関する。

#### [0002]

【従来の技術】絶縁されたゲートサイリスタは、高電圧 電力スイッチング用として大変興味深い。一般に、絶縁 ゲートサイリスタの動作原理は、サイリスタ領域をオン 状態電流が流れ、それがサイリスタ構造に集積されたM OS構造のゲートに与えられる信号によりオフにできる ことによる。この概念は、低い順方向電圧降下および制 御の容易性といった特長を有する。例えば、本機能を達 成するデバイス構造は、V.A.K.テンブルにより述 べられた「MOS制御サイリスタ (MCT)」(IEE 10 Eエレクトロンデバイスミーティング (IEDM)テク ニカルダイジェスト 282~285頁、サンフランシ スコ、1984年12月) によるMOS制御サイリスタ ((MCT)、およびM. ナンダクマーラにより述べられ た、「ベース抵抗制御サイリスタ(BRT):新しいM OSゲートパワーサイリスタ」(ISPSD予行集、1 38~141頁、1991年および米国特許5,38 1,023号) に述べられたベース抵抗サイリスタ (B RT) である。

#### [0003]

【発明が解決しようとする課題】しかし、MCTおよび BRTの双方においては、PチャネルMOSFETはサ イリスタ電流を接地されたP・領域にそらせるために用 いられ、これによりサイリスタがターンオフする。この ため、MCTはNエミッタ領域に集積されたターンオフ PチャネルMOSFETを備えた3つの拡散構造を有 し、このことはデバイスの製作を困難にしている。一 方、BRTは2つの拡散構造を有し、ターンオフPチャ ネルMOSFETは、N-ベース領域内に集積されてい る。また、MCTおよびBRTデバイスの最大制御電流 30 は、主としてターンオフMOSFETチャネルの抵抗に より限定される。高い最大制御電流密度を得るために は、ターンオフアチャネルの密度の増加が望まれる。と のことは、全セル面積に対するN'エミッタ面積の割合 を減少させることにより達成できる。従来技術のBRT では、以下の式で与えられるように、ラッチング電流密 度(Jlatch)は、N'エミッタ(L<sub>\*\*\*</sub>)の長さに 依存する。

#### 【数1】

 $J_{latch} \sim 2 \times V_{ba} / \alpha_{pnp} P_{ship base} L^{2}_{Her}$ ラッチさせるためのサイリスタ構造では、ラッチ電流密 度が、その構造により供給できるNPNトランジスタの ベース駆動電流より、低くあるべきである。Pベース中 の電荷、およびそれ故に上記Pベース(Psh、pb ase)のシート抵抗は、ブレークダウン電圧により限 定され、シート抵抗は一定の値より増加することができ ない。それ故に、低いラッチ電流密度を有するために は、エミッタの長さを大きくしなければならない。この ことは、全セル面積に対するN'エミッタ面積の割合を 増加させ、MOSチャネル密度の割合を減少させること 50 従来のBRTと異なった高いMOSチャネル密度を有す

となり、最大制御電流が減少することにつながる。この ように、最大制御電流を犠牲にすることによって、初め て、低いラッチ電流のBRT構造が得られるが、これに より、BRT構造の最大制御電流値が制限されることと なる。従って、本発明は(1)高い最大制御電流密度、 (2)低いラッチ電流、(3)良好なプロセス制御性を 備えた製造の容易なデバイスを提供することを目的とす る。

#### [0004]

【課題を解決するための手段】本発明は、絶縁ゲートサ イリスタにより前述の目的を、特に、BRTの変形によ り達成し、それは髙密度MOSチャネルを容易にする構 造であり、その結果、髙制御電流能力を有することとな る。特に、本発明は、チップの表面領域上にチェッカー ボード形状に分散させた複数の間隔を置いたN\*\*セルお よび間隔を置いたP・セルを有するシリコンチップから 形成され、それにより、各N\*\*セルはP\*セルにより囲 まれる。各々のP・拡散領域は隣接したN・・セルおよび P'セルの間に延びて接続する。上記N''セルは、それ 20 ぞれP型のセル状のベース領域の端部から間隔を置いた N\*\*エミッタ領域をそれぞれ含み、それぞれチャネルを 形成する。多結晶シリコンゲートは、N\*\*セルのチャネ ル上および隣接したN\*\*セルとP\*セルの間に配置され る。カソードコンタクトは、P\*領域およびN\*\*エミッ タ領域に接続される(Pベース領域には接続されな い)。アノードコンタクトは、底部P\*\*層に接続され る。Pベース領域は、髙抵抗P-拡散層のみを通してカ ソードコンタクトに接続される。これにより、N\*\*エミ ッタの長さの増加無しに、低いラッチ電流密度を得ると とができる。本構造におけるラッチ電流は以下の式で与 えられる。

【数2】Jlatch ~ Vba/apnpLn,Zn,Psh,  $(L_{o}/Z_{o})$ 

このように、本構造では、低いラッチ電流および高い最 大制御電流を同時に得ることが可能である。

【0005】代わりに、本発明の横型伝導の具体例で は、カソードコンタクトは、P\*領域およびN\*\*エミッ タ領域に隣接した第1のグループに接続され、アノード コンタクトは、P・領域およびN・・エミッタ領域に隣接 40 した第2のグループに接続される。該アノードコンタク トは、カソードコンタクトに対して横方向にチップ上に 配置される。P・領域およびN・・エミッタ領域に隣接し た第1および第2のグループはそれぞれ分離したゲート を有し、P'領域およびN''エミッタ領域の第1のグル ープのゲートは隣接したP・領域およびN・・エミッタ領 域の第2のグループのゲートと逆位相の関係で作動す る。ターンオフ中に電流が溜まることを防止するため に、複数の隣接したP<sup>†</sup>セルが、チップの外方周囲に配 置されることが好ましい。本発明は、上記構造により、

る。とのととは、本発明のデバイスのPベース領域が、 P<sup>-</sup> 領域のみを通ってカソード電極に接続されているた めであり、その抵抗は上記ゲート電圧により変え得る。 N''セルおよびP'セルをつなぐP'領域は、ゲートに正 バイアスが印加された場合はより高いベース抵抗とな り、それ故にサイリスタのラッチングを容易にする。ゲ ートに負バイアスが印加された場合は、P-領域は、低 抵抗ターンオフ電流パスを提供する。セル間の加えられ たMOSゲート制御ベース抵抗は、N\*\*セルがラッチア ップ能力に影響することなく、より小さな寸法で設計さ 10 れることができる。

【発明の実施の形態】図1に、従来技術のBRTデバイ

#### [0006]

ス構造について示す。BRTは1層のサイリスタ領域2 からなり、それに隣接したPチャネルMOSFET4を 備える。特に、図1に示されたように、BRTはシリコ ンウェハー上に形成され、N層10、その上のP\*\*層1 2、さらにその上のN-エピタキシャル層14を含む。 Pベース領域16は、N-エピタキシャル層14内に拡 散され、環状のN\*\*領域18およびN\*\*領域を含まない 20 ス、およびP\*領域20で示されるコレクタを有する。 P\*領域20を備えて提供される。BRTは、4層PN PNデバイスであり、絶縁ゲートバイポーラトンジスタ (IGBT) に似ている。IGBTのようにBRTは、 典型的には2度の拡散MOS(DMOS)プロセスによ り製造され、図2に示したように、セル状の形状で提供 される。しかし、IGBTとは異なり、BRTの上部表 面のP領域の半分のみがN\*\*領域を含む。BRTは、ま たN\*\*領域18を含むPベース領域16がより少なくド ープされている点においてIGBTと異なり、それによ りベース領域の抵抗が、BRTより約1桁の大きさ髙く 30 す。それらの状況では、ホール電流はPベース領域16 なる(それ故にベース抵抗制御サイリスタと呼ばれ る)。以下で説明するように、これはサイリスタのNP Nトランジスタの利得を増加させ、ラッチアップさせる (通常、IGBTでは起こらない)。引き続き図1を参 照して、N\*\*領域は、Pベース16の端部より横方向に 放射状に内部に間隔を置いて配置され、Nチャネル22 を形成する。多結晶層24は、チャネル領域22および Pベース領域16とPベース領域20の間のシリコンウ エハーの表面上に延びるN-エピタキシャル層14の部 分23の上を覆う。多結晶シリコン層24は、ゲート酸 40 化膜の薄膜層26により、シリコンウエハーの表面から 分離される。上部金属層28は、各N\*\*領域18、Pベ ース領域16およびP・領域20を共通のカソードノー ドKに接続する。多結晶シリコンゲート層24は、デバ イスの表面上に延び、各セルで開口部を有する(層およ びボディ拡散およびコンタクト)。これによりゲートノ ードG1に接続された共通電極が形成される。連続した 金属層30はデバイスの底部表面上に配置され、底部ア ノード電極Aを形成する。

【0007】再度、図2の上面図を参照して、P領域1

6のセル (本セルはN\*\*領域18を備える) およびP\* 領域20のセル (本セルはN\*\*領域18を備えない) は それぞれ矩形トポロジィで提供され、交互にチェッカー ボード状に配置されていることがわかる。図1では矩形 構造であるけれども、BRTは、例えば米国特許5.3 81,025号のようによく知られた他の多角形構造を 有してもかまわない。

【0008】次に、図3は、本BRTデバイスの等価回 路を示す。BRTの各セルは、NチャネルMOSFET 32、PNPトランジスタ34、NPNトランジスタ3 6 およびレジスタRb(ベース領域の抵抗)を含むN\*\* 領域18を備える。N\*\*領域18を備える各セルは、縦 方向のPNPトランジスタを含む。PチャネルMOSF ET4は、2つの拡散セルを橋渡しする。PNPトラン ジスタ34は、P\*\*層12で示されるエミッタ、N層1 0 およびN-エピタキシャル層 1 4 で示されるベースお よびPベース16で示されるコレクタを含む。PNPト ランジスタ38は、P\*\*層12で示されるエミッタ、N 層10およびN-エピタキシャル層14で示されるベー PチャネルMOSFET4は、Pベース16で示される 層、P・領域20で示されるドレイン、多結晶シリコン ゲート24の下のN-エピタキシャル層14の領域23 で示されるチャネル領域を有する。

【0009】図1~3の従来技術のBRTの操作では、 ゲート24に正電圧が印加された場合、NチャネルMO SFET32がオンとなり、図1に示すように、デバイ スを通った順方向のサイリスタ電流が流れる。本デバイ スは、低い電流レベルにおいてIGBTに似た特性を示 を通ってエミッタ短絡 (カソード) に横方向に流れ、エ ミッタベース接合に順方向に印加される電圧効果を生み 出す。より高い電流レベルにおいては、この電圧効果 は、N\*\*エミッタ18からの電子の吸入を引き起こすの に十分であり、結果としてサイリスタがラッチアップす る。ベース抵抗Rbを限定するエミッタの長さは、デバ イスのトリガ電流および維持電流を制御する。一度サイ リスタがラッチアップすると、ゲート電圧を変化させる ことができ、オン状態電流は、低い順方向降下でもサイ リスタ領域で流れ続ける。BRTのターンオフは、ゲー ト24に負バイアスを印加し、N-ドリフト層の表面に おいてPチャネルMOSFET4をオンにすることによ って行われる。ホールは、サイリスタのPベース領域1 6からカソードに接続された隣接したP<sup>\*</sup>領域20にそ らされる。これにより、PチャネルMOSFET4は、 Pベース領域16とカソードの間にホール電流の流れの ための低抵抗パスを形成させる。とのことは、ベース抵 抗Rbの減少と等価であり、サイリスタの保持電流を動 作電流レベルより上げる結果となる。エミッタ、ベース 50 接続の順方向バイアスは減少し、再生成動作を破壊し、

サイリスタをオフにする。一度ターンオフが起こるとアノード電流はドリフト領域からの少数キャリア蓄積電位の移動によって決定される有限の時間で減衰する。前に述べたように、BRTの最大制御電流は、主にターンオフMOSFETチャネルの抵抗により限定される。本発明は、そのチャネル密度を増加させることにより、ターンオフPチャネルMOSFET4のオン抵抗を最小にすることを目的とする。これはP一領域を備えた多結晶シリコンゲート24の上の一定の領域のPベースをP・カソードに接続することにより達成された。更に、特に、図4に本発明の変形されたBRT構造の断面構造図を示す。ここでは、図1の従来構造のBRT構造と同様の要素は、同様の引用番号によって示される。

【0010】図5(B)に示されるように、従来技術の BRTと同様に、本発明の変形されたBRTは、チェッ カーボードパターンのN\*\*セルおよびP\*四角形のマル チセルレイアウトを有する。しかしながら、重要なこと は、図1~3の従来技術のBRTと異なり、Pベース領 域16はカソード電極28に接続されていないことであ る。すなわち、本発明は、カソード電極に接続されたP 20 ベースの部分を囲む環状の領域より、むしろ固まったN \*\*領域40(図4および5の実施例に固まった四角形を 示す)を有する。本発明では、P\*ベースは、カソード 電極にP-領域42のみを通って接続され、該P-領域4 2の抵抗は、図4および5に示したように、MOSゲー トにより制御される。このことは、セル寸法の縮小を可 能とし、より高いMOSチャネル密度を実現する。ゲー ト電極への正パイアスは、P-領域42を枯渇させ、サ イリスタをラッチするための高いベース抵抗を達成す る。ターンオフした場合、ゲート電圧は正から負に減少 30 し、P-領域42中のホールの蓄積を起こす。ホールの 反転層は、セルの間のN-対角線上領域中にも形成され る。このことは、ホールをそらせる低抵抗バスを形成す るベース抵抗を減少させ、サイリスタをラッチ状態の外 に置く。この構造では、ターンオフPチャネルMOSF ETのための低チャネル抵抗は、高い制御性のある電流 密度となる。

【0011】本ダイの境界領域においては、より高い電流密度が、サイリスタ構造のオン状態中におけるキャリアブラズマの横方向の広がりによりターンオフ中に発生 40し、このことは、レンデンマンらが、「MCTデバイスの同質のスイッチングへのアプローチ:実験およびシュミレーション」(ISPSBの予行集、66~70頁、1993年)で述べているMCTと似ている。図6に示したように、本発明のデバイスの端部セルは、好ましくはターンオフ中の電流の溜まりを避けるために、すべてP'セルであることが好ましく、これにより、大きなダイサイズの高い制御性のある電流を達成することができる。本発明のデバイスのシュミレーションにより得られたオン状態の電流線を図7に示す。これから電流のほと 50

んどが、サイリスタ領域を通って流れ、PNP領域を通 って流れる電流は少量であることがわかる。オン状態の 電流およびホールノードのデバイス中の分布形状を図8 (A) および (B) に示す。それらの形状より、全N-ドリフト領域は、デバイスの表面から2μmの深さ以下 で変形された導電性を有し、全N・ドリフト領域は、電 流伝導のために特徴的に用いられる。本発明のデバイス は、二重拡散DMOSプロセスを用いて製造することが できる。第1のマスクは、デバイスの活性領域の限定の ために用いられる。ドーズ量 $1.5e12cm^{-2}$ 、5OKeVのドーズ量のリンのN増強のための注入がその 後に付加的に行われる。ホトレジストマスクは、そこで P-注入領域の限定のために用いられ、これに続いてド ーズ量5 e 1 2 c m<sup>-2</sup> 、 3 0 K e V の ドーズ量のホウ 素の注入が行われる。引き続き、ゲート酸化膜(500 A) の成長が行われる。続いて、第3のマスクを用いた 多結晶シリコンの堆積およびパターニングが行われる。 P'ベース領域およびP'領域は2el4cm-'、50K eVのホウ素注入により、多結晶シリコンにセルフアラ インで形成される。次のマスクは、N'エミッタ領域の 限定のために用いられる。続いて、低温酸化膜の形成、 および第5のマスクを用いたコンタクトウインドの開口 が行われる。金属 (アルミニウム) が、続いて堆積さ れ、第6のマスクを用いてパターニングされる。パッシ ベーション材料が、その後堆積され、第7のマスクを用 いてパターニングされる。プロセスの最後の工程は、基 板裏面の部分を削り、バックメタルを堆積することから なる。

【0012】本発明は、単純化および作図の容易さのた めに矩形セル状形状に描かれているけれども、BRTや 他のパワー半導体デバイスのように、当業者は、本発明 を他の多角形で提供することもできる。勿論、上述のよ うに、たとえN\*\*エミッタが、全活性領域の単に50% であっても、全N-ドリフト領域が、電流伝導に用いち れることをデバイスシュミレーションが示している。と のことは、N\*\*領域がオン状態の電圧効果を増加させる ととなく、さらに面積を小さくできることを示してい る。これにより、最大制御電流を増加するために、P\* セル領域/チャネル密度を増加することができる。米国 特許5,008、725号(その詳細を参考文献として ここに添付する) に述べられたレイアウトと類似する六 角形セルレイアウトは、6つのP'セルに囲まれた各N \*\*セルを有し (P\*セルとN\*\*セルの比は3:1)であ り、本レイアウトでは矩形セルラー形状以上にターンオ フチャネル密度を増加させることができる。

【0013】図4および5のデバイスにおいて、セルビッチは約8  $\mu$ mに設計され、ポリライン幅は約3  $\mu$ mに設計される。P\*ベースおよびP\*領域は $1.0\sim1.5$   $\mu$ mの深さであることが好ましく、N\*\*領域は約0.3  $\mu$ mの深さであることが好ましい。

【0014】図9を参照して、図9には、図4および図 5のデバイスの横方向に対照なデバイスが示され、その 中ではN-層114は、複数の間隔を置いたPベース領 域111から114であって、チップ表面に分散された ものを有する。P・領域115および116はそれぞれ P・ベース領域111~112および113~114の 間に配置され、それぞれP-領域117~118、11 9~120によりそとに接続される。P・ベース領域1 11~114はそれぞれN'ソース領域121~124 を内包する。多結晶シリコンゲートセグメントは、図の 10 ようにゲート酸化膜上に横たわり、Pベース領域111 および112中に形成されるチャネルのためのすべての ベースは、端子G1に接続される。同様に、Pベース領 域113および114中に形成されるチャネルのための 多結晶シリコンゲートは、互いにゲートG2に接続され る。第1のアルミニウムコンタクト130は、Pベース 領域111および112のチャネル上に横たわり、N・・ 領域121および122とP\*領域115に接続する。 コンタクト130は、多結晶シリコンゲート電極から適 当な層間層酸化膜により絶縁される。同様に、第2のア 20 ルミニウム131は、Pベース領域113および114 中に形成されたチャネル上に配置され、N\*\*領域123 および124とP'領域116に接続する。

【0015】図9のデバイスの動作は、図4、5の動作 と類似する。従って、端子T1およびT2は、図4の端 子KおよびAにそれぞれ対応する。しかし、図9ではホ ールが例えばPベース領域112からPベース領域11 3 および 1 1 6 に動作中に横方向に移動する。また、ゲ ートG1およびG2は逆位相の関係にあり、双方向のサ イリスタ動作を可能とする。従って、図9のデバイスを 30 オンにするためには、ゲートG1が負になり、ゲートG 2が正であることが必要である。デバイスをオフするた めには、G1が正であり、G2が負であることが必要で<sup>©</sup> ある。従来のBRTおよび本発明の上述の具体例では、 エミッタとしてのP・ベースとしてのN-領域、コレクタ としてのP・カソードを含む特有の構造の横方向PNP トランジスタとなっている。この横型PNPトランジス タのためはベース駆動はN\*\*エミッタからの電子により 行われる。この横型PNPトランジスタは2つの望まな い効果を有する。

(1) NPNトラジスタのベース駆動の部分を変えてデ バイス中のオン状態電圧効果を増加させ、(2)拡散セ ル中のN-領域への電荷の多量の注入を引き起こす。N-領域の表面における高濃度電荷の存在は、との電荷の枯 渇およびMOSゲートを用いた反転Pチャネルの形成を 困難にする。このことはデバイスのターンオフ電流能力 を減少させる。横型PNPトランジスタの影響は、図1 0に示したように、いくつかの領域においてポリゲート から内部の方にN・・エミッタを持ってくることにより減 少させることができる。そのような構造のレイアウトを 50 \*\*セルおよびP\*セルの間をつなぐP\*領域を備えた本発

図11に示す。

【0016】PベースがメタルストラップおよびNチャ ネルがDMOSを通ってオン状態においてさらに高い電 位に印加される変形された構造を図12に示す。との構 造ではNPNトランジスタは、PNPトランジスタより 前にターンオンする。ターンオンは、正のゲート電圧パ ルスを用いることにより完了する。ゲート124への正 電圧は、NチャネルDMOSをターンオンし、メタルス トラップ (プラグ142に接続) およびNチャネルDM OSを通してPベース116をアノードポテンシャルに 接続する。アノード電圧が増加したとき、Pベース11 6のポテンシャルが増加し、Pベースポテンシャルが O. 7Vになった場合、NPNトランジスタがオンとな り、電子をN-ドリフト領域114に注入する。これら の電子は、PNPトランジスタのベース駆動を供給し、 PNPトランジスタを活性化し、結果としてサイリスタ をラッチアップする。注目すべきはこのデバイス構造は MOSゲートの近くのPベース/N-ドリフト領域接合 が逆パイアスされ、この方向に電荷が注入されないこと である。

【0017】図12のデバイスは、負ゲートパルスを供 給することによりターンオフすることができ、P<sup>+</sup>ベー ス116をP<sup>+</sup>カソード120に接続したPチャネルM OSFETを形成することができる。MOSゲート12 4の下の過剰電荷の不在により、この構造において反転 Pチャネルの形成がより容易になる。考えうる本構造の レイアウトを図13に示す。本構造の変形およびそのレ イアウトを図14および15にそれぞれ示す。本発明 は、その特別な具体例との関係において示されたが、多 く他の変形 (例えば図12に示すようにトレンチゲート の使用) および他の使用例が当業者にとって明らかであ る。それ故に本発明はこの特別な記述に限定されること なく添付した請求項に基づいて判断されるべきである。 [0018]

【発明の効果】以上の説明から明らかなように、本発明 にかかるサイリスタ構造によれば、高い最大制御電流密 度、低いラッチ電流が実現できるとともに、良好なプロ セス制御性を有し、容易にデバイスの製造を行うことが 可能となる。

【図面の簡単な説明】

【図1】 図2の1-1切断面の沿った断面図であり、 従来技術のBRTデバイスを示す。

【図2】 従来技術のBRTのセル状レイアウトを示す 図1の上面の断面図である。

【図3】 図1に示す従来のBRTデバイスの等価回路 ダイヤグラムを示す。

(A) 本発明に従って形成された変形BR 【図4】 T構造の3次元図を示す。

(B) 図5の4-4切断面に沿った断面図であり、N

明の変形されたBRTデバイスを示す。

【図5】 (A) 本発明の等価回路ダイヤグラムを示す。

(B) 図4の断面上面図であり、N\*\*セルおよびP\*セルをつなぐP\*領域を備えた本発明に従って形成された変形BRTデバイスのセル状のレイアウトを示す。

【図6】 チップの端部における本発明のレイアウトを示す。

【図7】 デバイスシュミレーションにより得られた本 発明の単位セルにおけるオン状態の電流流れ図を示す。

【図8】 (A) 本発明のデバイスの電子濃度のオン 状態の概略図を示す。

(B) 本発明のデバイスのホール濃度のオン状態の概略図を示す。

【図9】 横実装により提供される本発明のデバイスの 断面図を示す。

【図10】 本発明の具体例のBRT構造であって、ゲートがN\*\*エミッタの全端部に重ならない構造を示す。\*

\*【図11】 図10の構造の好ましいレイアウトを示す。

14

【図12】 本発明の他の具体例のデバイス構造を示す。

【図13】 図12の構造の好ましいレイアウトを示す。

【図14】 更に本発明の他の好ましいデバイス構造を示す。


【図15】 図14の構造の好ましいレイアウトを示 10 す。

【図16】 新しいデバイス構造のトレンチゲートの具体例を示す。


【符号の説明】

10はN層、12はP\*\*層、14はN\*エピタキシャル層、16はPベース層、20はP\*領域、24は多結晶シリコン層、26は酸化膜、30は金属層、40はN\*\*層を示す。


【図1】




【図2】




[図3]





[図8]




【図9】

G<sub>2</sub>


| 130 | 131 | P P N++
| 130 | 131 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 130 | 13

(110


【図10】



【図12】




【図13】



【図11】

【図14】



【図15】

【図16】

